台积电3nm制程工艺今日量产 2nm 2025年投产

IT之家今日（12月29日）消息，台积电今天将在台南科学园区举办 3 纳米量产暨扩厂典礼，正式宣布启动 3 纳米大规模生产。董事长刘德音以及逾 200 供应商与伙伴出席。据悉，台积电的南科芯片 18 厂是 5 纳米及 3 纳米的生产基地，其中，芯片 18 厂5期至9期厂房是3纳米生产基地。

新年伊始，台积电将采用产能有限的N3节点工艺，然后在2023年晚些时候转向更稳定、更高效的全面生产的N3E，随后在2024年转向 N3P，这一年台积电还将在新竹工厂将其2纳米GAA工艺投入试生产，并在2025年进行大规模生产。

在此前多个季度的财报分析师电话会议上，台积电CEO魏哲家曾表示，他们在按计划推进3nm制程工艺以可观的良品率在下半年量产，在高性能计算和智能手机应用的推动下，预计产量在2023年将平稳提升。

台积电在官网公布的信息显示，他们的3nm制程工艺，是5nm之后的另一个全世代制程，具备最佳的 PPA 及电晶体技术。同5nm制程工艺相比，3nm制程工艺的逻辑密度将增加约70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。